芯片生產(chǎn)從平面到立體

申請(qǐng)免費(fèi)試用、咨詢電話：400-8352-114

2010年，當(dāng)電影和電視刮起“3D”旋風(fēng)的時(shí)候，芯片產(chǎn)業(yè)界也掀起了“3D”風(fēng)潮，不過不是在視覺方面，而是從生產(chǎn)平面芯片邁上生產(chǎn)三維立體芯片。2010年在美國(guó)舊金山召開的半導(dǎo)體業(yè)界最重要的學(xué)術(shù)會(huì)議IEEE固態(tài)電子技術(shù)會(huì)議上，比利時(shí)的研究人員宣布三維器件生產(chǎn)已可突破生產(chǎn)成本的限制，進(jìn)入批量生產(chǎn)的階段。在2010年12月上旬召開的國(guó)際電子器件會(huì)議上，臺(tái)積電宣布，已經(jīng)能夠基于現(xiàn)有制造技術(shù)，在近1〜2年內(nèi)實(shí)現(xiàn)采用硅通孔技術(shù)（TSV）的三維器件量產(chǎn)。這些跡象顯示，芯片產(chǎn)業(yè)進(jìn)入三維時(shí)代已經(jīng)不太遙遠(yuǎn)。

從平面走向立體

研究人員之所以會(huì)研發(fā)三維芯片，其原因在于平面結(jié)構(gòu)的芯片研發(fā)和生產(chǎn)都遇到難以克服的技術(shù)瓶頸。因?yàn)殡S著芯片功能的增強(qiáng)，芯片內(nèi)集成的晶體管數(shù)目越來越多，體積也越來越大，功耗也越來越高，已經(jīng)超出了當(dāng)前平面半導(dǎo)體工藝即二維器件技術(shù)的極限。尤其是在高集成度條件下，單個(gè)芯片內(nèi)各個(gè)系統(tǒng)的互連引線過長(zhǎng)和過多，其阻容延遲和寄生電容會(huì)使器件工作速度降低。另外，其所引發(fā)的信號(hào)傳輸延遲、信號(hào)帶寬不足和控制時(shí)序的不一致性，會(huì)制約當(dāng)前通信技術(shù)和大型計(jì)算機(jī)技術(shù)的蓬勃發(fā)展。還有，互連引線過長(zhǎng)引起的噪聲問題也不容忽視，而各種噪聲均與信號(hào)在互連引線中的傳輸距離密切相關(guān)。要滿足上述性能要求，必須突破當(dāng)前二維器件技術(shù)水平的制約，而可以大幅減少芯片之間互連引線長(zhǎng)度的三維結(jié)構(gòu)就成為主要的技術(shù)選擇。特別是現(xiàn)在，將微處理器、存儲(chǔ)器、數(shù)字信號(hào)處理器和各種邏輯電路等不同種類的芯片集成在一起的需求越來越多，也越來越迫切，三維器件技術(shù)就成為最佳方案之一。

三維器件最關(guān)鍵的技術(shù)是硅圓片或裸片（KGD）之間的互連。傳統(tǒng)的三維器件互連技術(shù)，采用引線鍵合或者倒裝芯片技術(shù)將硅圓片或裸片集成在一起。引線鍵合是利用多晶硅或者金屬引線實(shí)現(xiàn)芯片到襯底或引線框架之間的互連。倒裝芯片是利用共晶焊料、導(dǎo)電聚合物和微焊球（金屬凸點(diǎn)）實(shí)現(xiàn)芯片互連。這兩種技術(shù)的缺點(diǎn)是不易進(jìn)行更多裸片和異構(gòu)芯片的集成。近年來發(fā)展迅速的硅通孔技術(shù)的互連，是在硅圓片或裸片上適當(dāng)?shù)奈恢貌捎么怪蓖?，進(jìn)行圓片或裸片之間的連接。此外，開發(fā)中的三維芯片間的互連技術(shù)還有通過薄膜導(dǎo)線進(jìn)行超薄芯片之間的互連以及采用電磁耦合方式和硅光電方式進(jìn)行芯片之間的互連。其中，電磁耦合方式可靠性高，而硅光電方式高頻性能好。但是，它們都尚處于實(shí)驗(yàn)室階段。

在三維器件技術(shù)中，進(jìn)展比較快也最熱門的是硅通孔技術(shù)。硅通孔技術(shù)是將兩層和更多層器件裸片或者整個(gè)的硅圓片先采用激光或者刻蝕工藝形成許多微小的垂直通孔，然后進(jìn)行孔內(nèi)的金屬化或者填充銅、鎢等金屬，通過許多垂直貫通的電極，將多層器件裸片或者整個(gè)的硅圓片鍵合在一起的技術(shù)。其裸片的互連距離短，這樣不僅可提高器件集成度，而且可減少互連延時(shí)，提高器件運(yùn)行速度和降低功耗。由于減少了制造工序，批量生產(chǎn)后可降低器件生產(chǎn)成本。有關(guān)專家指出，硅通孔等三維器件技術(shù)將突破傳統(tǒng)器件工藝在器件結(jié)構(gòu)等方面的制約，有望開拓半導(dǎo)體器件的新局面。

事實(shí)上，市場(chǎng)上已經(jīng)有基于硅通孔技術(shù)的產(chǎn)品。2006年就有使用硅通孔技術(shù)的圖像傳感器問世。2007年該技術(shù)被應(yīng)用到微機(jī)電系統(tǒng)。2008年出現(xiàn)了多疊層存儲(chǔ)器。今明兩年內(nèi)將可能實(shí)現(xiàn)CPU與其他邏輯器件的集成。另外，目前，智能手機(jī)的拍照部分就使用了采用硅通孔技術(shù)的CMOS圖像傳感器。還有，廠商大批量生產(chǎn)的通信芯片已經(jīng)開始使用硅通孔技術(shù)，將小塊的GaAs電路集成在硅基芯片之上，以滿足成本上的要求。

降低成本最為關(guān)鍵

制約三維器件技術(shù)發(fā)展的主要問題是生產(chǎn)成本。目前，硅通孔技術(shù)的晶圓生產(chǎn)成本正在不斷降低。其原因是IBM、三星、英特爾、東芝、臺(tái)積電等眾多的半導(dǎo)體廠商和幾個(gè)合作組織紛紛投入資金和人員，積極開發(fā)硅通孔技術(shù)，通過改進(jìn)工藝使其批量生產(chǎn)技術(shù)不斷成熟。例如，制作硅通孔的同時(shí)實(shí)現(xiàn)幾個(gè)硅圓片之間的電連接，從而減少工序數(shù)目。由美國(guó)半導(dǎo)體制造技術(shù)聯(lián)盟牽頭的合作組織，聯(lián)合IBM、英特爾和多所美國(guó)大學(xué)已經(jīng)成立了低成本硅通孔技術(shù)的開發(fā)團(tuán)隊(duì)。

此外，硅通孔技術(shù)對(duì)集成度要求并不太高，可利用已過折舊期的生產(chǎn)設(shè)備，從而大幅度降低生產(chǎn)成本。還有，在需要使用價(jià)格高的前工序設(shè)備時(shí)，可插空使用現(xiàn)有生產(chǎn)線的前工序設(shè)備。例如，高價(jià)的用于制造微機(jī)電系統(tǒng)的打深孔的“深反應(yīng)式離子刻蝕機(jī)”和硅圓片鍵合機(jī)就可以這樣使用。通過上述措施，不少芯片生產(chǎn)廠不必新增投資就可進(jìn)行硅通孔的生產(chǎn)，由于降低了成本，從而促進(jìn)了硅通孔技術(shù)和產(chǎn)品的普及。目前，美國(guó)應(yīng)用材料公司、東京電子公司和Novellus系統(tǒng)公司等設(shè)備廠商正在技術(shù)研究的基礎(chǔ)上，開發(fā)低成本生產(chǎn)硅通孔的生產(chǎn)設(shè)備，現(xiàn)在已有超過15條圓片直徑300mm的硅通孔技術(shù)試驗(yàn)線在建或者已投入生產(chǎn)。

美國(guó)應(yīng)用材料公司于2010年7月推出了集刻蝕、物理氣相淀積、化學(xué)機(jī)械研磨及強(qiáng)化等離子的化學(xué)氣相積淀幾大設(shè)備在內(nèi)的全套硅通孔技術(shù)解決方案 ——Avila 系統(tǒng)。從工藝上而言，制作三維芯片難點(diǎn)之一是，在低于200˚C的條件下淀積氧化硅或者氮化硅絕緣層。硅通孔技術(shù)需要在極薄的硅圓片上打孔, 然后填充金屬, 而高溫會(huì)影響到鍵合的質(zhì)量。應(yīng)用材料公司的Avila 系統(tǒng)特點(diǎn)是可在200˚C以下的較低溫度條件下，積淀很均勻的強(qiáng)化等離子的化學(xué)氣相淀積層，并可大幅度提高生產(chǎn)率。

三維微處理器取得突破

在多核處理器系統(tǒng)中，傳統(tǒng)的二維處理器核與緩存間的互連線較長(zhǎng),要占用大量的帶寬，而利用能夠縮短互連長(zhǎng)度的硅通孔技術(shù)可以解決這一問題。其中，把不同尺寸的芯片疊層在一起的芯片與圓片疊層的工藝最受青睞。采用這種工藝的另一個(gè)優(yōu)點(diǎn)是能夠首先測(cè)試微處理器和存儲(chǔ)器，然后將已知良好的裸片利用硅通孔技術(shù)鍵合，從而提高成品率。

IBM公司于2007年宣布其在三維集成電路上獲得突破。2009年在IBM生產(chǎn)線上已經(jīng)開始批量生產(chǎn)應(yīng)用硅通孔技術(shù)的三維通信芯片。IBM還在開發(fā)應(yīng)用于藍(lán)色基因超級(jí)計(jì)算機(jī)的硅通孔技術(shù)。IBM開發(fā)的16核、64線程、2.3GHz工作速度、采用45納米SOI工藝制造的處理器就使用了硅通孔技術(shù)。在各廠商中，IBM在器件生產(chǎn)中已經(jīng)率先使用商用的硅通孔工藝設(shè)備。

英特爾也投入大量人力，開發(fā)了許多硅通孔專利技術(shù)。英特爾曾經(jīng)采用銅-銅鍵合技術(shù)，利用穿透10微米厚存儲(chǔ)器芯片、直徑為5微米的通孔，將SRAM芯片與處理器鍵合在一起。通過這種在邏輯電路上層疊存儲(chǔ)器的鍵合方法，英特爾將總線功率降低了66%。例如把DRAM層疊在一個(gè)功耗92W的微處理器之上，最高溫度僅升高約2˚C。

英特爾在新開發(fā)的被稱做“云處理器”的48個(gè)內(nèi)核的Message Passing型微處理器中就應(yīng)用了硅通孔技術(shù), 將處理器核與SRAM存儲(chǔ)器直接互連, 從而進(jìn)行高速數(shù)據(jù)存取。該處理器采用45納米 CMOS工藝，芯片面積567平方毫米 。此外，被Oracle收購(gòu)的Sun公司研發(fā)的16核、128線程采用SoC工藝的 CMT SPARC處理器以及美國(guó)AMD公司的3GHz工作速度、32納米工藝、64核的處理器也都應(yīng)用了硅通孔技術(shù)。

在存儲(chǔ)器方面，三維芯片研發(fā)也有重大進(jìn)展。2009年韓國(guó)三星電子使用硅通孔層疊4塊2Gbit DRAM，試制出了8Gbit DDR3存儲(chǔ)器。在此基礎(chǔ)上，三星電子正在開發(fā)由1000個(gè)硅通孔連接的用于手機(jī)的DRAM，其功耗為0.5W，芯片數(shù)據(jù)傳輸速度有望達(dá)到12.8GB/秒。此外，三星還在GPU上層積多個(gè)圖形DRAM，然后利用硅通孔使其實(shí)現(xiàn)相互連接。

韓國(guó)三星面向存儲(chǔ)器生產(chǎn)開發(fā)出“垂直柵極”三維技術(shù)。這種技術(shù)對(duì)于存儲(chǔ)單元的層疊數(shù)沒有限制，這為實(shí)現(xiàn)TB級(jí)的存儲(chǔ)器開拓了新的道路。三星公司已經(jīng)證實(shí)，采用該結(jié)構(gòu)的NAND型存儲(chǔ)單元可以穩(wěn)定地進(jìn)行寫入、刪除、讀出等操作。目前三星電子公司利用硅通孔技術(shù)已經(jīng)制出硅圓片級(jí)封裝(WSP)的存儲(chǔ)器。

東芝公司宣布，其之前所開發(fā)的低成本三維層疊技術(shù)“BiCS”又有了新的進(jìn)展。該公司已試制出層疊了16層存儲(chǔ)陣列的實(shí)驗(yàn)芯片，每層的容量可達(dá)1Gb。此外，東芝公司采用積層存儲(chǔ)器形成技術(shù)，制成了集成度非常高的 NAND型閃存。東芝過去幾年一直使用NAND string開發(fā)高集成閃存，而目前在NAND string中采用U字型管結(jié)構(gòu)，實(shí)現(xiàn)了多值動(dòng)作。

東京大學(xué)與富士通等公司正在采用三維技術(shù)研發(fā)支持層疊100層的超大容量存儲(chǔ)器，采用該項(xiàng)新技術(shù)可使層疊100層的器件的厚度控制在2毫米之內(nèi)。還有，日本爾必達(dá)公司也開發(fā)出了由硅通孔層疊8層1Gbit DRAM芯片的器件。該器件的電極材料由過去的多晶硅改為低電阻的銅，從而可降低服務(wù)器用高速DRAM的功耗。該公司的目標(biāo)是在提高DRAM容量的同時(shí)，實(shí)現(xiàn)包括邏輯電路在內(nèi)的異構(gòu)器件集成。也就是說，將微處理器、閃存、無線電路以及微機(jī)電系統(tǒng)傳感器等異種工藝的芯片三維層疊起來，將其作為集成系統(tǒng)器件（解決方案型器件）提供，以滿足客戶對(duì)擁有集成功能的集成系統(tǒng)器件的需求。通過利用硅通孔技術(shù)，與傳統(tǒng)的單芯片集成相比，可大幅降低設(shè)計(jì)成本。該器件的制造成本取決于硅通孔的加工成本，因此將推進(jìn)硅通孔的低成本化。在技術(shù)方面該公司將力爭(zhēng)通過增加層疊數(shù)，在單芯片上高密度布局?jǐn)?shù)千個(gè)硅通孔以確保較高的可靠性。

其他三維集成技術(shù)

目前硅通孔技術(shù)的缺點(diǎn)之一是，在通電時(shí)由于硅通孔產(chǎn)生的電磁噪聲會(huì)使附近的MOS晶體管特性發(fā)生變化。另一個(gè)缺點(diǎn)是隨著溫度變化硅通孔的電容及電阻值會(huì)改變。解決問題的一種方法是日本慶應(yīng)大學(xué)的黑田教授研究團(tuán)隊(duì)開發(fā)出電磁耦合層疊芯片。他們實(shí)際制作的芯片將5個(gè)NAND閃存和一個(gè)控制芯片集成在一起，層疊了6個(gè)芯片。有關(guān)專家指出，未來電磁耦合層疊芯片是15納米節(jié)點(diǎn)三維器件技術(shù)的主要選擇之一。

3D封裝面臨的共同難題是構(gòu)建正確的互連技術(shù)。美國(guó)Ziptronix公司的高效直接鍵合互連(DBI)技術(shù)可以實(shí)現(xiàn)裸片-圓片或圓片-圓片的集成。此技術(shù)支持小于10微米的互連間距，典型互連寬度為2微米，對(duì)準(zhǔn)精度為1微米。

日本東北大學(xué)研究生院開發(fā)出利用自組裝技術(shù)制作三維層疊芯片的新技術(shù)，可實(shí)現(xiàn)將邏輯LSI、存儲(chǔ)器、MEMS元件以及功率IC等不同種類的元件層疊成三維狀的“超級(jí)芯片”。其具體方法為，在芯片的正確疊合和鍵合過程中使用某種液體。在晶圓表面上，只對(duì)能夠重疊芯片的部分進(jìn)行親水處理，并在此處滴上液體。該液體滴到芯片上后，芯片即使錯(cuò)位也能根據(jù)液體的表面張力自動(dòng)疊合到實(shí)施了親水處理的部分。疊合精度由親水處理模型的形成精度決定。另外，液體干燥后，還可進(jìn)行物理鍵合或電鍵合。利用該方法可通過批處理統(tǒng)一疊合多枚芯片。在200毫米硅圓片上集成的多枚芯片，實(shí)現(xiàn)了精度為0.4微米的位置疊合和鍵合。

傳統(tǒng)的器件互連采用銅引線和層間的絕緣膜結(jié)構(gòu)，然而受到電子界面散射的影響，銅引線的電阻會(huì)增大，從而造成電流密度增加，難于保證集成的可靠性。日本研究人員應(yīng)用碳納米管來代替?zhèn)鹘y(tǒng)器件互連采用的銅引線。富士通公司正在開發(fā)32納米的碳納米管，在約450℃的溫度下得到了穿過300毫米晶圓的32納米的碳納米管束。

另外，比利時(shí)大學(xué)校際微電子中心發(fā)布了厚度不足60微米的柔性超薄芯片三維封裝，在柔性襯底上封裝了厚度減薄至25微米的測(cè)量心率和肌電位的傳感器芯片，以及信號(hào)放大器、無線電路和微控制器。通過使用該技術(shù)，用于監(jiān)測(cè)健康狀態(tài)等的模塊可以隱蔽地內(nèi)置于衣服中。

總體說來，三維芯片技術(shù)還處于發(fā)展初期，然而鑒于這種技術(shù)能獲得更小的外形尺寸，增加封裝密度，可以滿足帶寬要求，縮短連線延遲，提高射頻和功耗性能，降低成本和提高可靠性，因此，業(yè)界對(duì)此抱有很高的期望。展望未來，迅速發(fā)展的物聯(lián)網(wǎng)、無線傳感器網(wǎng)、健康監(jiān)護(hù)、智能型車載控制系統(tǒng)、航空航天等多個(gè)領(lǐng)域都迫切要求將應(yīng)用電路、傳感器、電源電路等集成在一起，這些都是三維器件技術(shù)未來大顯身手的廣闊天地。